至今好像還沒有為了系必修在blog發文過（應該沒有吧？），沒想到電電實驗二就佔了兩篇。
是有沒有這麼喜歡大助教啊（欸不是因為這個啦XD）。
＊
期末考前畫layout和PSpice真是各種崩潰。
而且真的深怕自己接不出來，一直想說考試前一定要debug。
然後我就帶著沒debug過的layout進去考試了（完全懶）。
不知為何有種莫名的堅持，就是想用自己的layout上考場。即使明知道別人的layout比較整齊漂亮而且debug過了保證無害，還是很想知道自己有沒有那個能力，不靠家產不靠別人的成果，去完成這麼一次考試。
如果最後被自己的layout雷了呢？那就認了啊，再怎麼說那就是自己畫的layout，接不出來就接不出來唄。
＊
好在我成功了哈哈，雖然中間各種坎坷（？）。
首先是：我的layout真的有畫錯。orz。
一開始是訊號各種不穩定，trigger也各種無解，而且交叉失真很明顯（說到這個就難過。之前做交叉失真實驗的時候，想要測量交叉失真還因為失真不夠大很不好觀察，結果期末考一整個失真的這麼徹底是想怎樣）。
既然都交叉失真了，當然先去檢查「負責消除交叉失真」那部分的電路。豈知我就這樣發現我的layout少畫一條線欸哈哈哈（所以debug還是要認真做啊同胞），當下覺得自己真是天才，居然在考試當下還能找出layout的錯誤啊是否。 然後怒接示波器，恩，圖還是長那樣。orzzz。
最後到底什麼問題呢？
一、麵包版上有一條電線和一個電阻插錯位置，偏了一格（無言）。
二、debug太久，有一個電容燒壞了（嗚嗚）。
總之最後一刻看到輸出了正常的sin波、足夠的增益，真的不錯感人。
＊
我是帶著一塊空的、幾乎全新的麵包版進去的。
是的，就是先修班拿到的那組麵包版和電線們，因為我深知我實驗室的麵包版有一些洞元件放不進去（估計裡面有卡斷掉的電線吧ㄏㄏ），平常實驗還好跳過那些洞即可，但期末考電路這麼滿，沒辦法再跳過了啊。自己帶電線也是因為實驗室的電線生鏽的有點慘。
花了1.5小時測試元件和接電路，再花1小時debug。仔細想想，我在三小時內從無到有接好所有電線和元件，並找出layout和實際電路上的所有bug，其實還算有效率（吧）。走出實驗室的那刻，真的感受到弘基所說的，微不足道的成就感。
＊
實驗五的bonus大概是我電電實驗二的轉捩點（？）。後來寫結預報就不看家產了，不會寫的題目就花點時間思考、求救神人討論、動用MATLAB畫圖（當然這方法也是神人跟我說的XD），雖然執行起來真是很沒效率，譬如說整個週末只完成一份結報這種慘事。
但，有一些無形的收穫在裏頭：開始能相信自己，開始能克服恐懼。
我一直覺得，關於沒自信這件事，是沒辦法依賴別人幫忙振作的。 這是從國中就有的感想：你一定要盡自己所能，去體會一次成功－－不用是很巨大很光榮的成功，但要有一個「原來我做得到啊」的感觸在裡頭。
是的，先放下「把一切悲劇都拯救起來」的遠大目標。先選擇一個小小的區塊，盡全力去追求一次讓自己覺得「沒錯我辦得到」的任務達成。任何人跟你說「要有自信啊，要相信自己啊」都是徒勞的，只有你能讓自己蛻變和重生。
實驗期末考大概就這種感覺。以前太習慣一出現bug就要找助教，而這學期的實驗在各種自己摸索、同學討論的洗禮下，好像有培養了那麼一點點點點自己debug的能力。一開始看到示波器出現悲劇圖形後，我終於不是腦袋空白，而是腦海裡冒出一些可能的解決方案：可能要用trigger讓波形穩定？訊號不穩可能是因為二極體壞掉？有交叉失真代表那一區塊的電路有接錯？
當然，事實證明以上猜測都是錯的（因為最後是layout畫錯和電線偏移了XD），以結果論這一切都是廢話。 可是這之中有一個很微小卻很重要的差別：我終於能夠克服對實驗和複雜電路的恐懼，心平氣和的思考解決方法。
「你一定想得到方法，所以快想。」
＊
總之，電電實驗二是真的棒，雖然每週寫結預報是真的燒時間。
＊
寫在最後：
昨天和吳佳蒨一起去補做她因為生病而少做的一次實驗。
經過了期末考電路的淬鍊（摧殘）後，回頭去看之前實驗的電路，忍不住覺得－－
噢，這麵包版怎麼這麼空XDDD
＊
是的，經歷過更大的困難後，比較小的困難就會變簡單。
留言列表
